選擇性鎢沉積工藝解決電晶體微縮瓶頸

隨著光刻技術的發展，電晶體導線通孔的微縮技術也面臨一定的挑戰。應用材料公司創新的選擇性鎢沉積工藝消除了在先進晶圓代工-隨邏輯節點微縮而阻礙電晶體功率和性能的導線電阻瓶頸，為未來晶片的小型化、高效化發展，以及降低成本提供助力。

傳統金屬填充導線通孔一般通過多層工藝完成，包括通孔內壁塗覆氮化鈦粘附阻擋層、成核層，以及電阻率低的鎢金屬填充層。在7nm晶圓代工節點，導線通孔直徑只有20nm左右。粘附阻擋層和成核層約占通孔容積的75%，只剩25%左右的容積用於填鎢。但是細鎢絲電阻很高，使得晶片功率、性能和面積/成本（PPAC）的優化和進一步的2D尺寸微縮遭遇重大瓶頸。

美國半導體設備供應商應用材料公司最新的選擇性鎢沉積系統（Endura® Volta™ Selective Tungsten CVD系統）可以克服傳統電晶體連接方式的局限性。晶片製造商可以在電晶體導線通孔中選擇性地進行鎢沉積（只沉積電阻率較低的鎢金屬），完全不需要粘附阻擋層和成核層，從而解決微縮面臨的瓶頸，可以將電晶體及其導線的節點繼續微縮到5nm、3nm及以下，同時提升電腦晶片的連線速度。

據瞭解，該選擇性鎢沉積系統是一個集成材料解決方案，在一個清潔、高真空的環境中結合多種工藝進行。對晶圓進行原子級的表面處理並採取獨特的沉積工藝，使得鎢原子在通孔選擇性沉積，實現無脫層、無縫隙、無空洞完美地自下而上填充。

半導體行業市場研究公司VLSI Research董事長兼首席執行官Dan Hutcheson表示，隨著EUV到來，我們需要解決一些關鍵的材料工程挑戰來延續2D微縮的發展，“在我們這個行業，粘附阻擋層就像醫學裡的‘動脈斑塊’，它剝奪了晶片達到最佳性能所需的電子流。應用材料公司的選擇性鎢沉積是我們期待已久的突破。”

 

• < 前一頁
• 下一個 >